STAGE 6 MOIS - CONCEPTION D'UNE GATEWAY SPACEWIRE/ETHERNET SUR FPGA F/H

La société SODERN du groupe ArianeGroup est spécialisé dans la réalisation de StarTracker (viseur d’étoiles) et de caméras spatiales. Dans le cadre des essais de ces équipements qui utilisent des interfaces SpaceWire, nous recherchons un stagiaire pour la réalisation d’une passerelle (gateway) nous permettant de les piloter depuis un réseau Ethernet privé.

Ainsi vous serait en charge, sous la supervision d’un ingénieur confirmé, de l’élaboration de l’architecture et la conception des différents blocs VHDL.

Vous serez amené lors du stage à mener les activités suivantes :

·       Étudier les documents normatifs des protocoles SpaceWire et Ethernet

·       Proposer une architecture et un découpage fonctionnel

·       Implémenter les blocs en VHDL

·       Établir les simulations associées (Modelsim / QuestaSim)

·       Élaborer un prototype sur carte FPGA

·       Élaborer une stratégie de vérification

·       Rédiger des documents (notes techniques, procédures/rapport de test, …)

Le stagiaire sera encadré par un membre de l’équipe d’électronique numérique, et sera intégré au service de conception des cartes numériques, afin de bénéficier du soutien de l’ensemble de nos équipes ingénieurs.

CE QUE L’ON PEUT VOUS APPORTER :

Au sein de SODERN vous découvrirez le domaine du Spatial et notamment les contraintes toutes particulières qui s’applique aux designs ASIC/FPGA dans ce domaine.

Vous évoluerez dans une équipe spécialisée en électronique numérique, expérimenté dans les domaines de la conception ASIC/FPGA et carte électronique numérique, qui a à cœur de partager son savoir faire.

SODERN étant une entreprise à taille humaine, vous serez quotidiennement au contact d’autres équipes avec qui vous pourrez échanger et en apprendre plus sur les activités connexes à votre cœur d’activité (logiciel, méthodes électroniques, implantation carte électronique…).

Dans le cadre de votre stage vous apprendrez plus spécifiquement :

-       Apprentissage du flow de développement FPGA

-       Méthodologie de conception d’un design VHDL

-       Initiation à l’élaboration de contraintes de timing

-       Le fonctionnement des interfaces de type SpaceWire et Ethernet (Protocole IP et UDP)

Profil recherché